MAR 1 5 7004 JUL

PTO/SB/21 (08-03)

Under the Paperwork Reduction Acres 99	ADEMIN		t and Trade	emark Office; U.S. Di	h 08/30/2003. OMB 0651-0031 EPARTMENT OF COMMERCE
Under the Paperwork Reduction Act of the	no person:	s are required to respond to a collection Application Number	n of information 10/707,645		vs a valid OMB control number.
TRANSMITTAL		Filing Date	12/30/2003		
FORM		First Named Inventor	Ming-Shi Liou		
(to be used for all correspondence after initial	filing)	Art Unit			
		Examiner Name			
Total Number of Pages in This Submission 3 Att		Attomey Docket Number	VIAP0084	USA	
ENCLOSURES (Check all that apply)					
Fee Transmittal Form Fee Attached Amendment/Reply After Final Affidavits/declaration(s) Extension of Time Request Express Abandonment Request Information Disclosure Statement Certified Copy of Priority Document(s) Response to Missing Parts/ Incomplete Application Response to Missing Parts under 37 CFR 1.52 or 1.53	Attached Reply Final Petition Petition to Convert to a Provisional Application Power of Attorney, Revocation Change of Correspondence Address Time Request Indonment Request Disclosure Statement Proyonist of CD, Number of CD(s) Missing Parts/ Appeal Communication to Board of Appeals and Interferences Appeal Communication to TC (Appeal Notice, Brief, Reply Brief) Proprietary Information Status Letter Other Enclosure(s) (please Identify below): Remarks Response to the office action has been sent to the examiner by fax on 12/04/2003 Response to the office action has been sent to the examiner by fax on 12/04/2003			ngy Center (TC) nmunication to Board and Interferences nmunication to TC ce, Brief, Reply Brief) Information er ssure(s) (please bw):	
SIGNA	TURE C	F APPLICANT, ATTORNI	EY, OR	AGENT	
Firm or Individual name Winston Hsu, Reg. No.: 41,526					
Signature Wunten Wou					
3/12/2016					
CERTIFICATE OF TRANSMISSION/MAILING					
I hereby certify that this correspondence is being facsimile transmitted to the USPTO or deposited with the United States Postal Service with sufficient postage as first class mail in an envelope addressed to: Commissioner for Patents, P.O. Box 1450, Alexandria, VA 22313-1450 on the date shown below.					
Typed or printed name					
Signature					

This collection of information is required by 37 CFR 1.5. The information is required to obtain or retain a benefit by the public which is to file (and by the USPTO to process) an application. Confidentiality is governed by 35 U.S.C. 122 and 37 CFR 1.14. This collection is estimated to 12 minutes to complete, including gathering, preparing, and submitting the completed application form to the USPTO. Time will vary depending upon the individual case. Any comments on the amount of time you require to complete this form and/or suggestions for reducing this burden, should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, U.S. Department of Commerce, P.O. Box 1450, Alexandria, VA 22313-1450. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Commissioner for Patents, P.O. Box 1450, Alexandria, VA 22313-1450.

MAR 1 5 2004 W

Approved for use through 07/31/2006. OMB 0651-0032
U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE no persons are required to respond to a collection of information unless it displays a valid OMB control number.

FEE TRANSMITTAL

Complete if Known

Application Number 10/707 645

for FY 2004

Effective 10/01/2003. Patent fees are subject to annual revision.

Applicant claims small entity status. See 37 CFR 1.27

TOTAL AMOUNT OF PAYMENT

Signature

(\$)	0.	.00	

Complete if Known			
Application Number	10/707,645		
Filing Date	12/30/2003		
First Named Inventor	Ming-Shi Liou		
Examiner Name			
Art Unit			
Attorney Docket No.	VIAP0084USA		

Date

Check Credit card Money Order None Order None Deposit Account: Deposit Account Number Deposit Account North America International Patent Office North Account Number Deposit Account North America International Patent Office North America international Patent Office North Account Number Director is authorized to: (check all that apply) Charge fee(s) indicated below Credit any overpayments Charge fee(s) indicated below, except for the filing fee to the above-identified deposit account. FEE CALCULATION 1. BASIC FILING FEE Large Entity Small Entity Fee Paid (\$) Surcharge - late filing fee or cath Description Surcharge - late provisional filing fee or cover sheet 1053 130 Non-English specification 1812 2,520 For filing a request for ex parte reexamination 1812 2,52				
Deposit Account: Deposit Account Number Deposit Account Name The Director is authorized to: (check all that apply) Charge fee(s) indicated below Credit any overpayments Charge fee(s) indicated below Credit any overpayment of fee(s) Charge fee(s) indicated below, except for the filing fee to the above-identified deposit account. FEE CALCULATION 1. BASIC FILING FEE Large Entity Small Entity Fee Fee Fee Fee Fee Fee Fee Fee Fee Fe				
Deposit Account Number Deposit Account Name The Director is authorized to: (check all that apply) Charge any additional fee(s) or any underpayment of fee(s) Charge fee(s) indicated below, except for the filing fee to the above-identified deposit account. FEE CALCULATION 1. BASIC FILING FEE Large Entity Small Entity Fee Fee Fee Fee Fee Fee Fee Fee Fee Fe				
Number Deposit Account Name The Director is authorized to: (check all that apply) Charge fee(s) indicated below Credit any overpayments of the above-identified deposit account. FEE CALCULATION 1051 130 2051 65 Surcharge - late filing fee or oath 2052 25 Surcharge - late provisional filing fee or cover sheet 1053 130 Non-English specification 1812 2,520 For filing a request for ex parte reexamination 1814 920* Requesting publication of SIR prior to Examiner action 1804 920* Requesting publication of SIR after Examiner action 1805 1,840* 1805 1,840* Requesting publication of SIR after Examiner action 1805 1,840* 1805 1,840* Extension for reply within first month 1. BASIC FILING FEE Large Entity Small Entity Fee Fee Fee Fee Fee Fee Fee Fee Fee Fe				
Account North America International Patent Office Name The Director is authorized to: (check all that apply) Charge fee(s) indicated below				
The Director is authorized to: (check all that apply) Charge fee(s) indicated below Credit any overpayments Charge any additional fee(s) or any underpayment of fee(s) Charge fee(s) indicated below, except for the filing fee to the above-identified deposit account. FEE CALCULATION 1. BASIC FILING FEE Large Entity Small Entity Fee				
Charge fee(s) indicated below				
Charge fee(s) indicated below, except for the filing fee to the above-identified deposit account. Second S				
Charge fee(s) indicated below, except for the filing fee to the above-identified deposit account. The code of t				
FEE CALCULATION 1. BASIC FILING FEE Large Entity Small Entity Fee Fee Fee Fee Fee Fee Paid 1001 770 2001 385 Utility filing fee 1251 110 2251 55 Extension for reply within first month 1252 420 2252 210 Extension for reply within second month 1253 950 2253 475 Extension for reply within third month 1254 1,480 2254 740 Extension for reply within fourth month 1255 2,010 2255 1,005 Extension for reply within fifth month				
1. BASIC FILING FEE Large Entity Small Entity Fee Fee Fee Fee Fee Code (\$) 1001 770 2001 385 Utility filing fee 1252 420 2252 210 Extension for reply within second month 1253 950 2253 475 Extension for reply within third month 1254 1,480 2254 740 Extension for reply within fourth month 1255 2,010 2255 1,005 Extension for reply within fifth month				
Large Entity Small Entity Fee Fee Fee Fee Fee Paid 1253 950 1253 475 Extension for reply within third month 1254 1,480 1252 2,010 1255 2,010 1255 2,010 1256 1,005 Extension for reply within fifth month				
Fee Fee Fee Fee Description 1001 770 2001 385 Utility filing fee Fee Paid 1254 1,480 2254 740 Extension for reply within fourth month 1255 2,010 2255 1,005 Extension for reply within fifth month				
1001 770 2001 385 Utility filing fee 1255 2,010 2255 1,005 Extension for reply within fifth month				
100 Tre 200 Guilly mining lee				
1002 340 12002 170 Design ming lee 1 1401 000 1 2401 103 Notice of Appeal				
1003 530 2003 265 Plant filing fee 1402 330 2402 165 Filing a brief in support of an appeal				
30BTOTAL (1) (\$) 0.00				
2. EXTRA CLAIM FEES FOR UTILITY AND REISSUE 1501 1.330 2453 665 Petition to revive - unintentional 2501 665 Utility issue fee (or reissue)				
Fee from 1501 1,330 2501 665 Utility issue fee (or reissue) Extra Claims below Fee Paid 1502 480 2502 240 Design issue fee				
Total Claims -20** = X -1503 640 2503 320 Plant issue for				
Independent Claims 1460 130 1460 130 Petitions to the Commissioner				
Multiple Dependent 1807 50 1807 50 Processing fee under 37 CFR 1.17(g)				
Large Entity & Coult Futth				
Fee Fee Fee Fee Description				
1202 18 2202 9 Claims in excess of 20 property (times number of properties)				
1201 86 2201 43 Independent claims in excess of 3 1809 770 2809 385 Filing a submission after final rejection (37 CFR 1.129(a))				
1203 290				
1204 86 2204 43 ** Reissue independent claims examined (37 CFR 1.129(b)) over original patent 1801 770 2801 385 Request for Continued Examination (RCE)				
1205 18 2205 9 ** Reissue claims in excess of 20 1802 900 1802 900 Request for expedited examination of a design application				
SUBTUTAL (2) (\$) 0.00				
of number previously paid, it greater; For Reissues, see above				
SUBMITTED BY (Complete (if applicable)) Name (Print/Type) Winston Hsu Registration No. 14 FOC Telephone (PRODOCOZOSO)				

WARNING: Information on this form may become public. Credit card information should not be included on this form. Provide credit card information and authorization on PTO-2038.

This collection of information is required by 37 CFR 1.17 and 1.27. The information is required to obtain or retain a benefit by the public which is to file (and by the USPTO to process) an application. Confidentiality is governed by 35 U.S.C. 122 and 37 CFR 1.14. This collection is estimated to take 12 minutes to complete, including gathering, preparing, and submitting the completed enjoint to the USPTO. Time will vary depending upon the individual case. Any comments on the amount of time you require to complete this form and/or suggestions for reducing this burden, should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, U.S. Department of Commerce, P.O. Box 1450, Alexandria, VA 22313-1450. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Commissioner for Patents, P.O. Box 1450, Alexandria, VA 22313-1450.

PTO/SB/02B (11-00)
Approved for use through 10/31/2002. OMB 0651-0032
U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE
Under the Paperwork Reduction Act of 1995, Franklishes are required to respond to a collection of information unless it contains a valid OMB control number.

DECLARATION — Supplemental Priority Data Sheet

Additional foreign app	lications:			
Prior Foreign Application Number(s)	Country	Foreign Filing Date (MM/DD/YYYY)	Priority Not Claimed	Certified Copy Attached? YES NO
092104319	Taiwan R.O.C	02/27/2003		
·				

Burden Hour Statement: This form is estimated to take 21 minutes to complete. Time will vary depending upon the needs of the individual case. Any comments on the amount of time you are required to complete this form should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, Washington, DC 20231. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Assistant Commissioner for Patents, Washington, DC 20231.



VID JA



中華民國經濟部智慧財產局

INTELLECTUAL PROPERTY OFFICE
MINISTRY OF ECONOMIC AFFAIRS
REPUBLIC OF CHINA

茲證明所附文件,係本局存檔中原申請案的副本,正確無訛,

其申請資料如下

This is to-certify that annexed is a true copy from the records of this office of the application as originally filed which is identified hereunder:

申 請 日 : 西元 <u>2003</u> 年 <u>02</u> 月 <u>27</u> 日 Application Date

申 請 案 號: 092104319 Application No.


申 請 人: 威盛電子股份有限公司 Applicant(s)

局 長 Director General









發文字號: 09220356180 Serial No.

බව ගව ගව

申請日期:	IPC分類	
申請案號:		

(以上各欄)	由本局填	發明專利說明書
	中文	以互斥位元模式比對進行之記憶體位址解碼方法及相關裝置
一 、 發明名稱	英文	Address Decoding Method And Related Apparatus By Comparing Mutually Exclusive Bit-Patterns Of Address
	姓 名 (中文)	1. 劉明熙
_ =	姓 名 (英文)	1.Liou, Ming-Shi
發明人 (共1人)	國 籍 (中英文)	1. 中華民國 TW
	住居所 (中 文)	1. 台北縣新店市中正路五三三號八樓
	住居所 (英 文)	1.8F, No.533, Chung-Cheng Rd., Hsin-Tien City, Taipei Hsien, Taiwan, R.O.C.
	名稱或 姓 名 (中文)	1. 威盛電子股份有限公司
	名稱或 姓 名 (英文)	1. VIA TECHNOLOGIES, INC.
Ξ	國 籍 (中英文)	1. 中華民國 TW
申請人 (共1人)	住居所 (營業所) (中 文)	
	住居所 (營業所) (英 文)	1.8F, No.533, Chung-Cheng Rd., Hsin-Tien City, Taipei Hsien, Taiwan, R.O.C.
	代表人(中文)	1. 王雪紅
	代表人 (英文)	1. Wang, Hsueh-Hung
EM KOSIASIF	ASPANIS ECTAL	FOR NOT BEEN RECEIVED FOR THE WORLD BY THE WILLIAM TO THE PERSON OF THE



四、中文發明摘要 (發明名稱:以互斥位元模式比對進行之記憶體位址解碼方法及相關裝置)

五、(一)本發明之代表圖為圖六。

(二)本發明代表圖之圖式符號說明:

78 控制電路

100

邏輯模組

101 存取模組

96A-96D

位元模式

六、英文發明摘要 (發明名稱:Address Decoding Method And Related Apparatus By Comparing Mutually Exclusive Bit-Patterns Of Address)

A method and related apparatus for decoding a given address in a memory device. The memory dice includes a plurality of sections, and each section has a plurality of memory units. The method includes: associating each memory unit with a binary address according to a quantity of memory units of every section, such that each address has a number of bits forming a common





四、中文發明摘要 (發明名稱:以互斥位元模式比對進行之記憶體位址解碼方法及相關裝置

111 比較模組 112A-112D 比較單元

116 排序模組

六、英文發明摘要 (發明名稱:Address Decoding Method And Related Apparatus By Comparing Mutually Exclusive Bit-Patterns Of Address)

address, the common addresses of different memory units in the same section are identical, and the c imon addresses of memory units of different sections are mutually exclusive. While deciding which section the given address belongs, comparing if corresponding bits of the given address match the common address of a section.



一、本案已向			
國家(地區)申請專利	申請日期	案號	主張專利法第二十四條第一項優先權
		無	
二、□主張專利法第二十	五條之一第一項傷	是先權:	
申請案號:		血	
日期:		無	
三、主張本案係符合專利	法第二十條第一項	頁□第一款但書	或□第二款但書規定之期間
日期:,			
四、□有關微生物已寄存	於國外:		
寄存國家:		無	
寄存機構: 寄存日期:		311 1	
可行口朔· 寄存號碼:			
□有關微生物已寄存	於國內(本局所指	定之寄存機構)	:
寄存機構:			
寄存日期:		無	
寄存號碼:			
□熟習該項技術者易	於獲得,不須寄存	•	



五、發明說明(1)

發明之技術領域:

本發明提供一種進行記憶體初步位址解碼的方法及相關裝置,尤指一種利用互斥位元模式比對進行記憶體初步位址解碼的方法及相關裝置。

先前技術:

請參考圖一。圖一為一典型電腦 10的功能方塊示意圖。電腦 10做為一微處理機系統,其中設有一中央處理器 12、一晶片組 14、一記憶裝置 16、一顯示卡 18、一顯





五、發明說明(2)

示器 20、一週邊裝置 22及一基本輸出入系統 24。中央處 理器 12用來處理數據、資料,以主控電腦 10的運作; 憶裝置16即用來以揮發性的方式暫存中央處理器 12運 作 期間所需的程式、數據。顯示卡 18用來處理影像訊號 以將電腦10運作的情形在顯示器20上顯示為影像畫面 週邊裝置22則可包括鍵盤、滑鼠等人機介面、用來以非 揮發性方式儲存資料的硬碟機、光碟機、用來使電腦 連接於網路的網路卡或是處理聲音訊號的音效卡等等。 基本輸出入系統(BIOS, basic input/output system)24 則用來儲存電腦 10開機時一些基本檢查程序進行的設定 呈式碼等等。而晶片組 14即用來管理中央處理器 記憶裝置16、顯示卡18、週邊裝置22、基本輸出入系統 24間的資料往來傳輸。晶片組 14中可設有北橋電路 26A及 南橋電路 26B; 北橋電路 26A用來管理中央處理器 12與 記 裝置 16、顯示卡 18間較高速的資料傳輸, 南橋電路 26B 則用來管理中央處理器 12與週邊裝置 22、基本輸出入系 統 24間 較低速的資料傳輸。為了管理對記憶裝置 16的存 取, 北橋電路 26A中 還設有一控制電路 28。

在現代的電腦架構下,記憶裝置 16通常由數個記憶模組共同組成,像圖一中就繪出了四個記憶模組 30 A至 30 D中各包含有複數個記憶單元 34,各記憶單元 34用來記錄一位元 (bit)的數位資料;集合所有記憶模組 30 A至 30 D中所有的記憶單元





五、發明說明 (3)

34,就是記憶裝置 16總共能提供的記憶容量。在現行技術下,記憶模組多半被實做成獨立的電路,可透過的記憶 10中的插槽連接於電腦 10以形成記憶裝置 16;不各調記憶模組可具有不同的記憶單元(也就是說,要過過 16。一般不同的記憶 裝備記憶裝置 16。一般而言 憶類 16。一般而言憶 單元會分佈於兩個直列 (rank)記憶 轉列 32A、 32B。而控制 16 會分別以一控制 16 懷 列 32A、 32B。而控制 16 會分別以一控制訊號來控制對一直列記憶陣列的資料存取。就如圖一中所示,記憶模組 30A中的所示,也以 28則會分別以一中所不 18 號中列記憶 16 於 28 以 28 則會分別以 16 模組 30 A中的所不 18 號 28 以 28 以 29 以 30 的 18 態模組 30 B、 30 C及 30 D的 直列記憶 陣列。

一般來說,記憶裝置 16都能支援隨機存取 (random access)的功能,也就是能任意存取記憶裝置 16中任何一個記憶單元 34中的資料;為了管理對記憶裝置 16中各記憶單元 34之隨機存取,記憶裝置 16中的各記憶單元 34會被指派 (assign)到一個獨一無二的位址,做為單元位址。當中央處理器 12要存取記憶裝置 16中某一特定記憶單元 34的資料時,中央處理器 12就可向控制電路 28提示該持定記憶單元 34的位址,由控制電路 28依據該位址解碼出該特定記憶單元 34進行資料存取。也就是說,當控制電





五、發明說明 (4)

路 28接收到對應一特定記憶單元的給定位址(像是由中央處理器 1 2指定的)時,控制電路 28就要解碼出該給定位址所在的記憶模組,甚至是該給定位址所在的直列記憶陣列對應之控制訊號去觸發該直列記憶陣列,以配合該特定記憶單元所在的記憶模組中會有自己的位址解碼電路,可進一步解碼出該給定位址對應的特定記憶單元)。





五、發明說明 (5)

要的位元。在位址指派後,記憶模組 30 A中的第一個記憶單元會被指派為位址 36 A,其值為二進位的「000···0」,也就是所有的位元皆為「0」。接下來的各個記憶單元之位址為 36 B,其值為「00···01」(僅第 0位元為「1」);而第三個記憶單元之位址為 36 C,其值繼續由位址 36 B遞增 1而變成為「0···010」(僅第 1位元為「1」),以此類推。到了記憶模組 30 A中的倒數第二個記憶單元(也就是第 (2^25-1)個記憶單元),其對應位址 36 D之值就會遞增至二進位的「0···01···10」(由第 1至第 24位元為「1」,餘為「0」);而記憶模組 30 A中最後一個記憶單元(也就是第 2^25個記憶單元),其對應位址 36 E也由位址 36 D再遞增 1而成為「0···01···1」(第 0至第 24位元為「1」,餘為「0」)。

控制電路 28在指派位址時,會將記憶裝置 16中所有記憶模組的所有記憶單元視為一整體;所以當控制電路 28在將位址指派至記憶模組 30B時,其位址之值會由位址 36E(也就是記憶模組 30A中值最大的位址)繼續遞增。如圖二中所示,記憶模組 30B中第一個記憶單元會被對應至位址 38A,其值會由位址 36E之值遞增 1,而成為二進位的「0··· 010··· 0」(僅第 25位元為「1」),代表這個記憶單元會被視為記憶裝置 16中的第 (2^25+1)個記憶單元,也就是由記憶模組 30A第一個記憶單元(位址 36A對





五、發明說明 (6)

應之記憶單元)算來的第(2²5+1)個記憶單元。同理,記憶模組 30B中第二個記憶單元會被視為記憶裝置 16中的第(2²5+2)個記憶單元,其對應位址 38B會再由位址 38A遞增 1,成為二進位的「0··· 010··· 01」(僅第 0及第 25位元為「1」)。由於記憶模組 30B中有 2²7個記憶單元,所以到了記憶模組 30B中的最後兩個記憶單元,就分別成為記憶裝置 16中第(2²5+2²7-1)及第(2²5+2²7)個記憶單元,而其對應的位址 38C、 38D則分別遞增至二進位的「0··· 01001··· 10」(第 1至第 24位元、第 27位元為「1」,餘為「0」)及「0··· 01001··· 11」(第 0至第 24位元:第 27位元為「1」,餘為「0」)。

依照上述的原則類推,到了記憶模組 30C(也就是第三個記憶模組),其第一個記憶單元之對應位址 42A(也就是記憶模組 30C中其值最小的位址)會由位址 38D之值遞增 1,成為二進位的「0… 01010… 0」(僅第 25及第 27位元為「1」),也代表此一記憶單元為記憶裝置 16中,由位址 36A之記憶單元數來的第 (2~25+2~27+1)個記憶單元。到了記憶模組 30C中的第 2~28個位址 42B(也就是記憶組 30C中其值最大的位址),其值就會遞增至二進位的「0… 011001… 1」(第 0至第 24、第 27、第 28位元為「1」,餘位元為「0」),代表其為位址 36A依序遞增以來第 (2~25+2~27+2~28)個位址。同理,到了第四個記憶模組 30D,其第一個記憶單元對應之位址 44A即繼續由位





五、發明說明 (7)

址 42B遞增 1,成為二進位的「0… 011010… 0」(第 25、第 27及第 28位元為「1」),而記憶模組 30D最後一個記憶單元之位址 44B,也就繼續遞增至「0… 011101… 1」(第 26至第 28、第 0至第 24位元為「1」,餘位元為「0」);代表其為位址 36A以來,第 (2^25+2^27+2^28+2^26)個位址。

在位址指派後,由各記憶模組中第一個位址(也就 是第一個記憶單元對應之位址)及最後一個位址,就可 針對每一記憶模組訂出一結尾 (ending)位址。如圖二所 由於記憶模組 30A中分配到的所有位址均小於記憶模 組 30B中的第一個位址 38A,故位址 38A可視為記憶模組 30A對應之結尾位址 46A。同理,記憶模組 30B(及記憶模 組 30A) 中各個記憶單元被指派到的位址均小於記憶模組 30C中 其值最小的位址 42A, 故位址 42A可視為記憶模組 30B對應的結尾位址 46B。而記憶模組 30C連同記憶模組 30A、 30B中 被 分 配 到 的 位 址 均 小 於 記 憶 模 組 30C對 應 之 結 尾位址 46C(也就是記憶模組30D的最小位址 44A)。最 後,記憶模組 30D中的所有位址均小於結尾位址 46D。請 注意,各結尾位址 46A至 46D也就是以二進位表示各記憶 模组容量累加之結果。如結尾位址 46A代表的是二進位之 2 25, 也就是記憶模組 30A的記憶容量 (即記憶模組 30A 記憶單元的數量);結尾位址 46B代表的是二進位的 (2^25+2^27) , 代表記憶模組 30A、 30B記憶容量的總





五、發明說明 (8)

記憶容量的結果。

和;結尾位址 46 C代表的是二進位的($2^25+2^27+2^28$),也就是記憶模組 30 A、 30 B及 30 C記憶容量累加的結果。最後,結尾位址 46 D代表的是二進位的 $(2^25+2^27+2^28+2^26)$,也就是累加記憶模組 30 A至 30 D

請繼續參考圖三(及圖一、二)。圖三即為習知技術中,控制電路 28進行初步位址解碼功能之功能方塊示意圖。在控制電路 28中,設有一存取模組 51、複數個減法模組 48A至 48D及一邏輯模組 50。存取模組 51用來暫存中央處理器 12(或其他電路) 傳至控制電路 28的給定位址 54; 而控制電路 28即會對此給定位址進行初步的位址解碼。在習知技術中,當控制電路 28要進行初步之位址





五、發明說明 (9)

解碼而判斷一給定位址54屬於哪一個記憶模組時,控制 雷路 28可用 軟體或硬體的方式,實現出減法模組 48A至 48D以及邏輯模組 50的功能。減法模組 48A至 48D分別用來 將給定位址 54與結尾位址 46A至 46D相減 (請一併參考圖 二),以减運算結果之正負分辨出給定位址與各結尾位 址 46A至 46D之相對大小。減法器得出的結果會由邏輯模 組 50進一步整合,以實際判斷出給定位址 54所屬的記憶 模組,並產生對應的解碼結果,像是以指示訊號 HPA至 HPD來代表給定位址 54所屬的記憶模組。舉例來說,若給 定位址 54屬於記憶模組 30A, 給定位址 54就會小於各結尾 位 L 46A至 46D。若給定位址 54屬於記憶模組 30B,給定位 址 54就 會 小 於 結 尾 位 址 46B至 46D, 但 不 小 於 結 尾 位 址 46A。同理,當給定位址 54對應之記憶單元屬於記憶模組 30D時, 給定位址 54只會小於結尾位址 46D, 但不小於結 尾位址 46A至 46C。像是在圖三中所繪出的,若給定位址 54為「0…010010…0」(僅第25、第28位元為「1」), 則其不小於結尾位址 46A、 46B但小於結尾位址 46C、 46D,由此邏輯模組50就可判斷此給定位址54對應於記憶 模組 30C中的記憶單元。而邏輯模組 50就可使指示訊號 HPC之電壓升高為代表數位「1」(或邏輯「真」)的高 位準,以表示給定位址 54屬於記憶模組 30C;而其他指示 訊號 HPA、HPB及 HPD之電壓則為代表「O」(或邏輯 「偽」)的低位準,以分別表示給定位址54不屬於記憶 模組 30A、 30B及 30D。





五、發明說明 (10)

總結控制電路 28的運作,當電腦 10開機後,控制電路 28會掃描記憶裝置 16中各記憶模組的記憶容量大小並對各記憶單元進行位址指派,此時控制電路 28也能算出初步位址解碼所需的結尾位址。等到後續有其他電路 28就能 40 要存取某個給定位址的記憶單元時,控制電路 28就能依據結尾位址,利用其減法模組、邏輯模組進行初步的位址解碼,求出該給定位址所屬的記憶模組,實際存取到該給定位址對應的記憶單元。

不過,不管圖三中的習知技術是以硬體電路來實現減法模組,或是以北橋電路 26 A之 微控制器執行軟體程式來實現減法模組的功能,其運作的效率皆不高。以硬體電路之實施方式來說,要實現減法模組而將兩個二進位數相減,可將其中一數取補數(像是 1之補數,或是 2之補數),形成該數的負數,再以二進位的加法器將該數的負數和另一數相加。由於二進位的加法器在將兩個二進位數相加時,要由兩數最不重要的位元(LSB,也就是第 0位元)開始,進行位元對位元的相加,再進位到下一位元,才能一個位元一個位元地逐漸完成兩數的相加。舉例來說,有兩個二進位數 A1、 A2分別為「 101」與「 011」;當兩數要相加而得出一和 (sum) S時,要先從兩數的第 0位元相加,由「 1」 +「 1」得出「 0」成為和 S的





五、發明說明 (11)

第 0位元,並要進位「1」至下一個位元。得到進位後,接下來才能進行兩數第 1位元相加之計算,由數 A1的第 1位元「0」加數 A2的第 1位元「1」,再加上由兩數第 0位元相加而進位的「1」,故得出和 S的第一位元為「0」,又要進位「1」至次一位元。得到兩數第一位元相加之進位後,才能繼續進行數 A1、 A2第 2位元之相加,由數 A1的第 2位元「1」加數 A2的第 2位元「0」,再加上由兩數第 1位元進位而來的「1」,得出和 S的第 2位元為「0」,進





五、發明說明 (12)

發明內容:

因此,本發明之主要目的,在於提供一種以互斥位元模式直接比對進行之位址解碼方法及相關裝置,能快速有效率地進行給定位址之初步位址解碼,克服習知技術的缺點。

在本發明中,則是以互斥位元模式比對的方式來進行初步位址解碼。經由本發明揭露之排序技術,就可根據各記憶模組記憶容量的大小使不同記憶單元對應於不同的位址,並使得屬於各記憶模組中的各個位址具有特定的互斥位元模式。換句話說,在屬於同一記憶模組的





五、發明說明 (13)

所有意思性的的人。是就所是在人人的人。是就所是在人人的人。是就所是在人人的人。是就所是有人的人。是就所是有人的人。是就有一个人的人。是就有一个人的人。是就所是有人的人。是就所是有人的人。是就所是有人的人。是就所是有人的人。是就所是有人的人。是就所是有人的人。是就所是有人的人。是就所是有人的人。是就所是有人的人。是就所是有人的人。是就所是有人的人。是就所是有人的人。是就所是有人的人。是就所是有人的人。是就所是有人的人。是就所是有人的人。是就所是有人的人。是就所是有人的人。是我们的人。是我们的人。

實施方法:

請參考圖四為本發明中之電腦60之功能方塊 高圖。電腦60做為一微處理機系統,其設有一中央處理器62、一晶片組64、一記憶裝置66、一顯示卡68、 理器72及基本輸出入系統74。中央處理器62用來主控電腦60的操作,記憶裝置66用來以揮發性的方式暫存中央處理器62運作期間所需的程式及數性的方式暫存中央處理器62運作期間所需的程式及數據、資料;顯示卡68用來處理影像訊號,使電腦60運作的情形能以圖形畫面顯示於顯示器70上。週邊裝置72可包括讓使用者輸入操控指令的鍵盤、滑鼠、用來以非揮





五、發明說明 (14)

發性的方式儲存資料的硬碟機、光碟機,用來處理聲音 訊號的音效卡或是用來將電腦60連接於網路的網路卡等 等。 基本 輸 出 入 系 統 74中 則 儲 存 了 電 腦 60開 機 後 進 行 初 始化之設定值及相關程式。而晶片組64用來管理顯示卡 68、記憶裝置 66、週邊裝置 72、基本輸出入系統 74與中 央處理器 62間資料的往來傳輸。晶片組64中可設有一北 橋 雷 路 76A、 南 橋 電 路 76B; 北 橋 電 路 76A用 來 主 控 記 憶 裝 置 66、顯示卡 68與中央處理器 62間較高速的資料傳輸 南橋電路 76B用來主控週邊裝置 72、基本輸出入系統 74與 中央處理器 62間較低速的資料傳輸。在本發明中,記憶 1.66可沿用典型的配置,以多個記憶模組(圖四中 出 四 個 記 憶 模 組 80A至 80D做 為 代 表) 來 組 合 出 記 憶 裝 66的總記憶容量。各記憶模組 80A至 80D中分別設有複數 單元 84, 各記憶單元 84用來暫存 1單位 (像是一位 ;集合各記憶模組的所有記憶單元,就構成 記憶裝置 66的總記憶容量。就像典型的配置一樣,各記 憶模組的複數個記憶單元也可分佈於兩個直列記憶陣列 (rank); 以 記 憶 模 組 80A為 例 , 記 憶 模 組 80A中 的 各 記 憶 單元就分設於兩個直列記憶陣列 82A、 82B。為了控制電 60中各電路對記憶裝置 66的存取, 北橋電路 76A中設有 ['] 控 制 電 路 78, 並 以 控 制 訊 號 CSO至 CS7分 別 控 制 各 記 憶 模 組 80A至 80D中 不 同 直 列 記 憶 陣 列 的 存 取 。 就 像 現 行 技 術下的作法,控制電路78也會將不同的位址(也就是單 元位址) 分别指派给記憶裝置 66中的各記憶單元 84,以





五、發明說明 (15)

對記憶裝置 66進行隨機存取;當然,當中央處理器 62 (或其他電路)要存取一給定位址的記憶單元時,控制電路 78就要進行初步的位址解碼,計算出該給定位址對應記憶單元是屬於哪一個記憶模組(或進一步地,屬於哪一個直列記憶陣列),進而以對應的控制訊號觸發該直列記憶陣列,實際存取該記憶單元的資料。

請參考圖五(並一併參考圖四)。圖五即為本發明 進行位址指派時各記憶模組中位址分佈的示意圖。為了 方便和圖二中的習知技術作比較,圖五中也假設本發明 中 勺記憶模組 80A至 80D分別具有 32百萬、128百萬、256 百萬及64百萬位元的記憶容量,也就是分別具有2~25、 2~27、2~28及2~26個記憶單元;而本發明也會將線性遞 增的32位元二進位位址指派至每一記憶單元。不過,本 發明會依據各記憶模組中的容量多少,來進行位址指 派。本發明的基本原則是,記憶容量越大的記憶模組, 其 所 被 指 派 的 位 址 就 越 小 。 所 以 , 就 像 圖 五 中 所 顯 示 的,在以本發明之技術進行位址指派時,會依據記憶容 量由大到小的順序,依序由記憶模組 80C、80B、80D及 80 A指派遞增的位址。換句話說,記憶容量最小的記憶模 組 $80\,\mathrm{A}$,其所被分配到的位址之值最大,記憶模組 $80\,\mathrm{D}$ 之 位址值居次,記憶模組 80B被指派到的位址值又小於記憶 模組 80D中各個位址值,而記憶容量最大的記憶模組 80C,其所被分配到的位址值反而最小。如圖五中所示,





五、發明說明 (16)

記憶模組 80C中的第一個記憶單元會被指派到位址 86A,其值為二進位的「0…0」(各位元均為「0」),而記憶模組 80C中其他的位址則由位址 86A遞增,像是位址 86B是由位址 86A遞增 1而成為「0…01」(僅第 0位元為「1」)。在依序將遞增的位址指派給記憶模組 80C的 256百萬個記憶單元後,其最後兩個記憶單元所被分配到的位址 86C、 86D也就分別遞增至二進位的「00001…10」(第 1至第 27位元為「1」)及「00001…1」(第 0至第 27位元為「1」)。

在本發明進行位址指派時,也會將各記憶模組的記憶單元視為一整體,故對記憶容量僅次於記憶模組 80C的記憶模組 80B來說,其所被分配到的第一個位址 88A(也就是記憶模組 80B中值最小的位址),其值也是由位址 86D遞增 1而成為二進位的「00010…0」(僅第 28位元為「1」);記憶模組 80B中的其他位址則是由位址 86D持續遞增。像是第二個位址 88B就是由位址 88A遞增 1而成為「00010…01」(僅第 0、第 28位元為「1」)。到了記憶模組 80B中其值最大的位址 88C,就已經遞增至二進位的「000101…1」(第 0至第 26、第 28位元為「1」),代表位址 88C是從位址 86A以來,第 384百萬(256百萬 +128百萬)個位址。同理,對記憶容量又小於記憶模組 80B的記憶模組 80D來說,其所被指派到的第一個位址 90A也是由記憶模組 80B中的位址 88C遞增 1,而成為二進位的





五、發明說明(17)

「000110···0」(第27、第28位元為「1」)。而記憶模組80D中的其他位址則由位址90A遞增,像是位址90B就是由位址90A遞增1而成為二進位的「000110···01」(第0、第27、第28位元為「1」)。到了記憶模組80D中最後一個位址90C(也就是記憶模組80D中最大的位址),就會遞增至二進位的「0001101···1」(第0至第25、第27、第28位元為「1」),代表位址90C是從位址86A算來第448(256+128+64)百萬個位址。

依據本發明的精神,到了記憶容量最小的記憶模組8小,其所被分配到的位址是最大的。記憶模組80A中的第一個位址92A,其值就是由記憶模組80D中的位址90C遞增1,而成為二進位的「0001110…0」(第26至第28位元為「1」),記憶模組80A中其他的位址則由位址92A遞增,像是位址92B就是由位址92A遞增1而成為二進位的「0001110…01」(第0、第26至第28位元為「1」)。到了記憶模組80A中的最後一個位址92C(也就是最大的位址),其值也就遞增至二進位的「00011101…1」(第0至第24、第26至第28位元為「1」),代表其為位址86A以來,第480百萬個位址。

由以上描述可知,在本發明根據記憶容量排序而進行位址指派後,在記憶單元較多的記憶模組中,其記憶單元被指派到的位址也會比較小。而在經過本發明上述





五、發明說明 (18)

排序後之位址指派之後,各記憶模組中的位址也會具有 特定的位元模式。如圖五所示,對屬於記憶模組 80C的各 個位址 (像是位址 86A至 86D) 來說,雖然各位址的第 0至 第27位元會在「0」與「1」之間改變,但各位址中第28 至第31位元都會維持為「0」。換句話說,對記憶模組 80C中的各個位址來說,在各位址的32個位元中,第28至 第 31等效上就形成了一共同位址,而第 0至第 27位元則可 視為一個別位址。對記憶模組 80C中的不同位址來說,其 個別位址都是相異的,但共同位址則是相同的。而這也 就導引出對應於記憶模組 80C的位元模式 96A。在位元模 式 36A中,第 0位元至第 27位元以「 x」記號標示,代表在 記憶模組 80C中的各位址, 其第 0至第 27位元可能會分別 是「0」或「1」,其值不固定,不同的位址會有不同的 值;而這些位元也就形成互異的個別位址。相對地,在 位元模式 96A中,第 28至第 31位元則都有「 0」之固定 值,代表記憶模組80C中的各個位址,其第28至第31位元 必定為「0」;即使在記憶模組80C中的不同位址,其第 28至第 31位元都固定為「 0」,而這也就是記憶模組 80C 中各位址的共同位址。總結來說,在記憶模組 80C中,各 位址會具有位元模式 96A的形式,雖然第 0至第 27位元會 在不同的位址中改變,但第28至第31位元均固定為 ۰ ر0 ا

同理,觀察圖五中分配至記憶模組 80B的位址 (像是






五、發明說明 (19)

位址 88A至 88C)可看出,各位址中第 31至第 27位元固定皆為「 00010」,僅第 0至第 26位元會隨位址不同而改變。而這也就形成了對應於記憶模組 80B的位元模式 96B。在位元模式 96B中,第 0至第 26位元會隨位址不同而改變而形成個別位址,但第 31至第 27位元會有固定值「 00010」而成為記憶模組 80C中各位址的共同位址;换 句話說,記憶模組 80C中的各個位址均會符合位元模式 96B,在第 31至第 27位元固定為「 00010」,而位元模式 96B之第 0位元至第 26位元以「 x」記號標示,代表在記憶模組 80B中的各位址,其第 0至第 26位元可能會分別是「)」或「 1」。

而如圖五所示,記憶模組 80D中的各個位址(像是位址 90A至 90C)會符合位元模式 96C,其第 31至第 26位元會有固定值「000110」,代表在指派給記憶模組 80D的 64百萬個位址中,其第 31至第 26位元皆固定為「000110」。以此類推,在記憶模組 80A中的 32百萬個位址均符合位元模式 96D,其第 31至第 25位元固定為「0001110」。

綜上所述,本發明可針對每一記憶模組中位址分佈的情形得到對應的位元模式,就像在圖五的例子中,記憶模組 80A至 80D會分別具有對應的位元模式 96D、 96B、 96A及 96C,各位元模式就代表各記憶模組中不同位址所共同具有的特性。而當本發明要進行初步位址解碼而判





五、發明說明 (20)

斷一給定位址所屬的記憶模組時,就可比對該給定位址是否符合位元模式 96A至 96D,以判斷給定位址所屬的記憶模組。舉例來說,若給定位址的第 28至第 31位元皆為「0」而符合位元模式 96A,就代表給定位址屬於記憶模組 80C。同理,若給定位址的第 31至第 25位元為

「0001110」,就代表給定位址屬於記憶模組 80A。請注 意,經過本發明的排序而根據各記憶模組之容量大小來 指派位址後,各記憶模組對應的位元模式也是互斥的, 也就是說,若給定位址符合一位元模式,就必定不符合 其他的位元模式。如圖五所示,若有一給定位址符合位 元 支式 96A而 在 第 31至 第 28位 元 為 「 0000」, 則 該 給 定 位 址 必 定 不 符 合 位 元 模 式 96B至 96D, 因 為 位 元 模 式 96B至 96D的第28位元均為「1」。同理,若給定位址符合位元 模式 96B而 在第 31至第 27位 元為「 00010」,則該給定位 址必定不符合位元模式 96A及 96C、 96D。 這是因為位元模 式 96A的 第 28位 元 為 「 0」, 而 位 元 模 式 96C、 96D的 第 27 位元則均為「1」。同樣地,符合位元模式 96D的給定位 址 必 定 不 符 合 位 元 模 式 96A至 96C, 因 為 位 元 模 式 96A中 第 28位元為「0」,而位元模式 96D之第 28位元為「1」;位 元模式 96B中的第 27位元為「0」而位元模式 96D之第 27位 元鸟「1」;而位元模式96C中的第26位元為「0」,位元 模式 96D的 第 26位 元 則 為 「 1」。

上述這種位元模式互斥的性質,其實就是因為本發





五、發明說明 (21)

明會依據各記憶模組之記憶容量大小來指派位址的緣 故。首先,由對應各記憶模組的各個位元模式可看出 各位元模式中不具有固定值的位元(也就是以「X」記號 標記的位元),其位元個數和對應記憶模組之記憶容量 有直接的關係。因為位址序列在由同一記憶模組中的最 小位址 遞增至最大位址時,各位址中必定要有一定個數 個位元在變化,才能使不同記憶單元對應於不同之位 址。像是在圖五中的記憶模組 80C, 其總共有 256百萬 (2^{2}) 個記憶單元,故其對應的位元模式 96A中,第 0位 元至第27位元就要改變,才能組合出(2~28)種不同的 上。 同 理 , 在 記 憶 容 量 最 小 的 記 憶 模 組 80A中 , 由 於 記 憶 模 組 $80\,\mathrm{AP}$ 有 $32\mathrm{T}$ 萬 $(2\,\hat{}\,25)$ 位 元 的 記 憶 容 量 , 所 以 在 其 對應的位元模式 96D中,只要第 0至第 24位元變動,就能 組合出 2²5個相異的位址,分配給記憶模組 80A中的不同 記憶單元。上述的特性再加上位元模式中遞增而進位的 「 1」,即 可 用 來 使 不 同 位 元 模 式 互 斥 。 舉 例 來 說 , 在 位 址模式 96A、 96B之間, 兩者互斥之特性來自於第 28位元 之值的差異,但位址模式 96B中位於第 28位元之「1」其 實 是 由 位 址 86D的 第 27位 元 進 位 而 來 的 (請 比 較 位 址 86D、88A), 故位址模式96B中第28位元的「1,其實就 代 专 了 記 憶 模 組 80C的 記 憶 容 量 , 而 記 憶 模 組 80C中 的 各 個位址,都不會進位至第28位元,故記憶模組80C對應之 位元模式 96A, 其第 28位元就固定為「O」。另一方面, 由於記憶模組 80B的記憶容量小於記憶模組 80C的記憶容






五、發明說明 (22)

量,故對應之位元模式 96B只要在第 0位元至第 26位元變動即可組合出記憶模組 80B中的不同位址,故位元模式 96B中位於第 28位元的「1」就會固定下來不會變動,成為記憶模組 80B中各位址的共同位址;而位元模式 96A、 96B間的互斥性也就因此而建立。同理,在位元模式 96C中,其第 27位元中的「1」是由位元模式 96B中的位址 88C 遞增進位而得,記憶模組 80B中的各個位址都不會進位至第 27位元;而位元模式 96C對應的記憶模組 80D僅有 64百萬位元的記憶容量,故僅需在第 0位元至第 25位元間變動,即可組合出 64百萬個位址。因此,位元模式 96C位於第 ?7位元中的「1」,也就讓位元模式 96C和位元模式 96B 互斥。以此類推,位元模式 96D中在第 26位元由位址 90C 遞增而進位的「1」,也就能讓位元模式 96D和位元模式 96C互斥。

利用本發明得到的互斥位元模式,就能經由位元模式的比對唯一地確定出一給定位址所屬的記憶模組,因為符合一位元模式的給定位址,必不符合其他記憶模組對應的位元模式。若沒有經由上述本發明揭露的排序過程就進行位址指派,各記憶模組中的位址雖然還是有共同位址,但不同記憶模組間的共同位址則不會是互际的。舉例來說,由圖二中的位址指派情形其實也可歸納出:在圖二中,記憶模組30A的各位址於第25至第31位元固定為「0」,而記憶模組30B中各位址於第28至第31位





五、發明說明 (23)

元也固定為「0」。但即使一給定位址的第 28至第 31位元為「0」而符合記憶模組 30B之共同位址,該給定位址還是有可能是屬於記憶模組 30A,而非記憶模組 30B。

為了方便實際實施時的應用,由各位元模式中可衍。 生出對應的標準位址及遮罩。像是圖五中列出的標準位 址 98A至 98D,就分别對應於位元模式 96A至 96D;配合各 標準位址 98A至 98D之應用, 各標準位址 98A至 98D也分別 有一對應的遮罩 99A至 99D。在各遮罩中,其值為「O」的 位元用來代表位元模式中不具有固定值的位元,也就是 位 5模式中以記號「 X」標示的位元;相對地,其值為 「1」的位元,則用來代表對應位元模式中具有固定值的 位元。至於位址模式中具有固定值的位元其值為何,則 記錄於與各遮罩對應之標準位址的對應位元中。舉例來 說 , 像 是 在 對 應 於 位 元 模 式 96B的 遮 罩 99B中 , 其 第 0至 第 26位元皆為「0」,代表在位元模式 96B中的第 0至第 26位 元是不具有固定值的;而遮罩 99B中第 27至第 31位元的 「 1」,則代表位元模式 96B中的第 27至第 31位元是具有 固定值的。至於位元模式 96B中第 27至第 31位元之值分别 為 何 , 則 記 錄 於 對 應 之 標 準 位 址 98B的 第 27至 第 31位 元 中。 换 句 話 說 , 標 準 位 址 98B與 位 元 模 式 96B的 第 27至 第 31位元分别相等,而標準位址 98B的其他位元則可以是任 意值(像是在圖五中,各標準位址未對應於遮罩中位元 「1;的位元皆填入「0」)。再舉一例,位元模式 96D有





五、發明說明 (24)

對應的遮罩 99D及標準位址 98D; 因為在遮罩 99D中的第 31至第 25位元為「1」,代表位元模式 96D的第 31至第 25位元的元為固定值,其值就是標準位址 98D中第 31至第 25位元的「0001110」。如前所述,因為各記憶模組對應的位元模式中,不具有固定值的位元個數和對應記憶模組的記憶容量有關,而對應各記憶模組的遮罩也就可以用記憶模組的記憶容量來產生。舉例來說,記憶模組 80C有 256百萬的記憶容量,其記憶容量之值以 32位元的二進位數來表示即為「00010…0」(僅第 28位元為「1」)。將記憶容量值減 1後成為二進位的「00001…1」(第 0至第 27位元,「1」),再將各位元反相成為「11110…0」(第 28至第 31位元為「1」),也就得出了記憶模組 80C的 遮罩 99A。

請參考圖六(並一併參考圖五)。圖六即為本發明控制電路 78中用來實現初步位址解碼功能的功能方塊示意圖。控制電路 78中設有一存取模組 101、一排序模組 116、一比較模組 111及一邏輯模組 100。比較模組 111中設有四個各對應於一記憶模組的比較單元 112A至 112D。其中存取模組 101用來暫存中央處理器 62(或其他電路)傳來的給定位址 104, 比較模組 111中的各個比較單元 112A至 112D就是分別用來檢查給定位址 104是否符合各記憶模組對應的位元模式;根據各比較單元 112A至 112D的比較結果,邏輯模組 100就能提供一解碼結果 119, 用來





五、發明說明 (25)

反映給定位址 104是否屬於記憶模組 80A至 80D。控制電路 78運作的情形可描述如下。當電腦 60開機時,控制電路 78就 會 掃 瞄 記 憶 裝 置 66中 的 各 個 記 憶 模 組 80A至 80D, 判斷各記憶模組的記憶容量。接下來排序模組 116就能按 照本發明的排序原則(亦即圖五及相關討論所述及的 ,根據各記憶模組的記憶容量,決定位址指派的順 序; 而控制電路 7.8就能根據排序模組 11.6決定的順序,使 各記憶模組中的記憶單元對應於一位址。同時排序模組 116也能根據排序、位址指派的結果,決定出各記憶模組 對應的位元模式 (以及遮罩、標準位址),並據以設定 各 ₂ 較 單 元 112A至 112D以 及 邏 輯 模 組 100。 這 樣 一 來 , 在 後續運作的過程中,當中央處理器62(或其他電路) 存取記憶裝置 66中某一記憶單元時,就可將該記憶單元 的 位 址 暫 存 至 存 取 模 組 101做 為 給 定 位 址 104, 而 控 制 電 路 7.8就 會 對 給 定 位 址 1.0.4進 行 初 步 位 址 解 碼 , 由 比 較 模 組 111中的各個比較單元 112A至 112D將給定位址 104和各記 憶模組對應的位元模式比較,看看給定位址104符合那個 位元模式;而邏輯模組 100就能根據各比較單元 112A至 112D比 較 的 結 果 , 提 供 解 碼 結 果 119, 反 映 初 步 位 址 解 碼 的結果。

為了要更實際說明控制電路 78初步位址解碼進行的過程,圖六也沿用了圖五中的實例,故比較單元 112A至 112D分別用來比較給定位址 104是否符合位元模式 96A至





五、發明說明 (26)

96D; 由於在排序後, 位元模式 96A至 96D分别對應於記憶 模組 80C、80B、80D及80A(請一併參考圖五),故邏輯 模組 100即用來將比較模組 112A至 112D的比較結果,而判 斷給定位址 104是否屬於記憶模組 80A至 80D之中的一個。 在圖六中,也實際假設了給定位址104為「000110…01: (第0、第27及第28位元為「1」)。在各比較單元運作 後,可發現此給定位址104符合位元模式96C,其第31至 第 26位 元 為「 000110」,故比較單元 112C可輸出一 真」的結果(像是以高位準的電壓),反映給定位址 104是屬於記憶模組 80D的。相對地,舉例來說,圖六中 小的給定位址 104不會符合位元模式 96D, 因其第 31至 第 25位元為「 0001100; , 而位元模式 96D的 第 31至 第 25 位元則為「0001110」;故比較單元112D會輸出一「偽」 的結果(像是低位準的電壓),代表給定位址104不屬於 記憶模組 80A。事實上,圖六中的實例給定位址 104即是 圖五中屬於記憶模組 80D的位址 90B。





五、發明說明 (27)

斥或閘。各及閘分別用來將給定位址104的一個位元和遮 罩 99B的 一 個 位 元 作 及 運 算 , 像 是 及 閘 118A至 118G就 是 用 來 將 給 定 位 址 104的 第 31至 25位 元 分 別 和 遮 罩 99B中 的 第 31至第25位元作及運算。而反互斥或閘則用來將各及閘 運算的結果進一步和標準位址中的一個位元作反互斥或 運算,像是圖七中的反互斥或閘 120A至 120G即分別用來 將 及 閘 118A至 118G的 輸 出 結 果 和 標 準 位 址 98B中 的 第 31至 第25位元作反互斥或運算。各反互斥或閘輸出的結果會 再經由一及閘 122作及運算,由及閘 122輸出比較器 112B 的比較結果。在各及閘將遮罩各個位元和給定位址104的 亡作及運算時,就能將給定位址104中不需比較的位元 「遮住」,而將需要比較的位元之值傳輸至反互斥或 閘;而反互斥或閘將各及閘傳來的結果和標準位址中的 每一位元作反互斥或運算,就是在比對給定位址 104中需 比對之位元其值是否和標準位址中對應位元之值相等; 及閘 122則整合各反互斥或閘的輸出。就圖七中的實例來 說,遮罩 99B中的第 27至第 31位元為「1」,代表其對應 的位元模式 96B在第 27至第 31位元有固定值,而比較單元 112B就要检查给定位址 104中第 27至第 31位元是否分别等 於 標 準 位 址 98B中 的 第 27至 第 31位 元 。 在 遮 罩 99B第 31至 第 27位 元 的 「 1」 , 會 使 及 閘 118A至 118E的 輸 出 結 果 分 別 : 由 給 定 位 址 104中 的 第 31至 第 27位 元 決 定 , 相 當 於 將 給 定 位址 104的 第 31至 第 27位 元 之 值 分 別 傳 輸 至 反 互 斥 或 閘 120A至 120E。而反互斥或閘 120A和 120E進行的反互斥或





五、發明說明 (28)

運算就就相當於比較給定位址 104的第 31至第 27位 元是否分別和標準位址 98B中的第 31至第 27位元相等。若相等的話就輸出「真」至及閘 122。相對地,像是遮罩 99B中於第 26、第 25位元的「0」,就會使及閘 118F、 118G的輸出必定為「偽」,不論給定位址 104中第 26、第 25位元之值為何;而這也就相當於將給定位址 104中的第 26、第 25位元之值元 建位址 98B中被填入「0」的第 26、第 25位元,就會使反互斥或閘 120F、 120G的輸出恆為「真」,讓及閘 122輸出的結果由反互斥或閘 120A至 120E來主控。圖七中也假設了今定位址 104次第 27位元之值為「1」,與標準位址 98B的第 27位元的「0」不符,故反互斥或閘 120E的輸出為「偽」,使得比較模組 112B於及閘 122的輸出結果也是「偽」,使得比較模組 112B於及閘 122的輸出結果也是「偽」,

在圖六、圖七中各個用來實現本發明的功能方塊皆可以用硬體,或是以微控制電路中執行軟體程式來實現,或甚至是用混合的方式來實現來實現來說,而各點與解釋組 100可用軟體來實現的排序模組 112A至 112D則可用硬體的邏輯電路來實現的比較單元 12A至 112D則可用硬體的選輯電路來實現的比較單元,但比較單元之功能也可以用軟體的方式來實現圖六、七中的功能方塊時,可將





五、發明說明 (29)

軟體程式碼儲存於基本輸出入系統74中(請見圖四)。

由上述對本發明實施方式的討論可知,由於本發明 是以位元模式比較的方式來進行初步位址解碼,故本發 明能快速有效率的實施。因為在各比較單元進行位元模 式比較時,是比對位元模式中具有固定值的位元和給定 位址 104中對應位元是否相符,可以同時、平行地對每個 欲比對的位元進行比對,再迅速地整合出比較的結果。 舉例來說,在圖七中的比較單元 112B運作時,可同時檢 查給定位址 104的第25至第31位元是否分别符合標準位址 3的 對 應 位 元 , 再 將 各 位 元 比 較 的 結 果 作 及 運 算 , 得 到 比較的結果。以數位電路之運作時間來說,在本發明 ,各比較單元可在同一時間中同時完成對給定位址 104 中各位元的遮罩運算,再同時完成各對應位元之比較 並將各對應位元比較的結果做及運算,得出比較單元最 後比較的結果。進行上述過程所需之時間,大致上就 是 : 單 一 位 元 於 及 閘 進 行 遮 罩 運 算 所 需 的 時 間 , 於 反 互 斥 或 閘 進 行 一 位 元 比 較 所 需 時 間 , 再 加 上 及 閘 統 合 各 反 互斥或閘輸出結果的時間。在上述的三種不同運算中 每 一 種 運 算 都 相 當 簡 單 , 甚 至 能 用 單 一 邏 輯 閘 來 實 現 , 故、、發明能夠十分快速地完成整個比較模組的運作。相 較之下,習知技術中以減法(等效上為加法)來進行初 步位址解碼,在各位元進行加運算時,還要等待次一位 元加運算之進位,故其所需的時間是各位元加運算所需





五、發明說明 (30)

時間累計總和的結果;以三十二位元之位址解碼來說, 一般若取 31至 25位元間至少需要七個別位元運算所需時間(也就是七個閘延遲)才能完成。很明顯地,本發明之初步位址解碼方法能更快速有效率地進行。

如前所述,本發明是基本上是先針對各記憶模組的 記憶容量進行排序,以按照各記憶模組的記憶容量來決 定分配至各記憶模組的位址,使得記憶容量較大的記憶 模組,其記憶單元被指派的位址比較小;並因此能從不 同記憶模組所被分配到的位址推導出對應於各記憶模組 三斤位元模式,以作為初步位址解碼的依據,當然若 2個記憶模組大小相同時,其順序並不限前後。此外, 各記憶模組中有一或數個記憶模組(為討論方便,以 下 將 這 些 記 憶 模 組 歸 類 為 記 憶 模 組 B) 記 憶 容 量 之 和 等 於 另一記憶模組 (稱為記憶模組 A)之記憶容量 (或一些記 憶模組之總容量,在此亦稱為記憶模組A)時,記憶模組A 中的位址應和各記憶模組 B之位址連續排列,但記憶模組 A的位址可以大於或小於各記憶模組 B的位址。不論記憶 模組A中各記憶單元之位址是大於或小於各記憶模組B的 位址,都可產生出互斥的位元模式。關於此情形,請參 考圖八A、八B。圖八A、八B為本發明在同一記憶模組配 置下,以不同排序方式進行位址指派的示意圖。在圖八 A、八B中,均假設記憶模組 $80\,A$ 至 $80\,D$ 分別具有 32百萬、 32百萬、64百萬及512百萬的記憶容量。在圖八 A中,各





五、發明說明 (31)

記憶模組位址分配的情形就是按照本發明的基本排序原則,依照各記憶模組的記憶容量大小來指派位址,故各記憶模組中的位址會依循記憶模組80D、記憶模組80C、記憶模組80A及記憶模組80B的順序遞增,使記憶容量最大的記憶模組80D,其所被分配到的位址最小。圖八A中也標示出了各記憶模組中最大及最小的位址(像是位址132A至132E)以及衍生出來的位元模式134A至134D。由各位元模式134A至134D可看出,各位元模式間的確是互斥的。

不過,在圖八 A、入 B的記憶模組配置中,可發現記憶模組 80 C的記憶容量 64百萬位元剛好等於記憶模組 80 A、 80 B兩記憶模組記憶容量(各 32百萬位元)的和。此時可將記憶模組 80 C視為一記憶模組 A,其記憶容量等於兩記憶模組 B (也就是記憶模組 80 B、 80 A)記憶容量之和。在這種情況下,即使記憶模組 80 C之各位址大於記憶棋組 80 A、 80 B之各位址,也還是能產生互斥的位元模式。如圖入 B所示,圖入 B中的排序方式是將連續遞增的位址依照記憶模組 80 D、 80 A、 80 B及 80 C之順序依序指派给各記憶模組中的記憶單元。圖入 B中也顯示出了在此種排序下各記憶模組最大及最小的位址(像是位址 136 A至 136 F),以及衍生出來的對應位元模式 138 A至 138 D。由圖入 B中可看出,雖然記憶模組 80 C的記憶容量比記憶模組 80 A、 80 B個別記憶容量都來得多,但圖入 B中的排序方





五、發明說明 (32)

式還是能使各記憶模組對應的位元模式為互斥的。

一般來說,在現行技術下,各記憶模組的記憶容量 均為 2之乘幕,故當數個記憶模組 B記憶容量之和等於一 記憶模組A之記憶容量時,若使位址序列由各記憶模組B 遞 增 至 記 憶 模 組 A, 就 會 在 記 憶 模 組 A中 造 成 額 外 的 進 位,且這進位之「1」會成為記憶模組A中各位址的固定 值 , 進 而 使 得 記 憶 模 組 A之 對 應 位 元 模 式 得 以 和 各 記 憶 模 組B之位元模式互斥。就像圖八B中的例子所示,當位址 序 列 由 記 憶 模 組 80B的 位 址 136D遞 增 至 記 憶 模 組 80C的 位 址 36 E時,會在位址 136 E的第 26位元造成進位的「1」 且這個第26位元的「1」會形成記憶模組80C中各位址的 固定值,而記憶模組 80C對應的位元模式 138D也就因這個 第 26位元的「 1」而與記憶模組 80A、 80B對應的位元模式 138B、 138C互 斥 。 相 對 地 , 若 在 圖 八 B的 排 序 中 , 記 憶 模 組 80C之 記憶容量不是 64百萬位元而是 128百萬位元,且 記憶模組 80C之位址還是由位址 136D遞增,則記憶模組 80C對應的位元模式應該是「0010x···x」(僅第31至第28 位元為固定值「0010」),此位元模式就不會和記憶模 組 80A、 80B的 對應位元模式 138B、 138C互斥了。

換句話說,只要某幾個記憶模組 B的記憶容量總和等於記憶模組 A(記憶模組 A可為一個或多個記憶模組所構成),不論位址序列是由記憶模組 A之位址遞增至各個記






五、發明說明 (33)

憶模組 B之位址(像圖八 A的情形),或是由各記憶模組 B之位址遞增至記憶模組 A之位址(像圖八 B的情形),就能要各記憶模組 B和記憶模組 A的位址是連續排列的,就能形成互斥的位元模式。在這裡所謂的連續排列,其條件為:(1)各記憶模組 B的位址連續排列,除了第一個記憶模組 B(也就是位址值最小的記憶模組 B)外,其他的記憶模組 B之位址都是由另一記憶模組 B之位址遞增而來。舉例來說,像在圖八 A、八 B的例子中,記憶模組 80 A、 80 B的位址形成不間斷之連續遞增位址序列。(2)記憶模組 A中最小的位址由各記憶模組 B中最大的位址開始 董續遞增(像是圖八 B中的情形),或者是,各記憶模組 B中最小的位址是由記憶模組 A中最大的位址開始 繼續 《像是圖八 A中的情形》。

關於上述原則的進一步應用,請參考圖九 A至九 D。 圖九 A至九 D為本發明在另一種記憶模組配置下,以不同排序情形進行位址指派的示意圖;圖九 A至九 D中分別顯示了各記憶模組在位址指派下最大及最小的位址(像是位址 151 A至 151 B、 152 A至 152 B、 153 A至 153 B及 154 A至 154 B),以及各記憶模組對應的位元模式 161 A至 161 D、162 A至 162 D、 163 A至 163 D與 164 A至 164 D。在圖九 A至圖九 D的例子中,均假設記憶模組 80 A至 80 D的記憶容量分別為32百萬、32百萬、64百萬及128百萬位元。在此種配置中,記憶模組 80 C的記憶容量等於記憶模組 80 A、80 B記憶





五、發明說明 (34)

容量的總和,記憶模組80D的記憶容量又等於記憶模組 80A至 80C記 憶 容 量 的 總 和 。 故 記 憶 模 組 80C的 位 址 可 以 連 續排列於記憶模組 80A、80B之前或之後,而記憶模組 80D 的位址也可連續排列於記憶模組 80A至 80C之前或之後, 總 共 有 四 種 不 同 的 排 序 情 形 , 皆 可 產 生 出 互 斥 的 位 元 模 式; 圖九 A至九 D就分別顯示了這四種排序下的位址指派 情形及對應的位元模式,若再考慮相同大小記憶模組(記 憶模組 80A、 80B)之順序互換,則會有 8種變化,在此不 再 一 一 指 出 。 像 在 圖 九 A中 的 排 序 結 果 , 即 是 依 照 本 發 明 的基本原則,根據記憶容量由大到小的順序,使位址序 列 え循記憶模組 80D、記憶模組 80C以及記憶模組 80A、 8 0 B的 順 序 遞 增 。 不 過 , 就 像 上 一 段 落 所 討 論 到 的 , 因 為 記憶模組 80D的記憶容量為記憶模組 80A至 80C記憶容量的 總和,故記憶模組 80D的位址也可以大於記憶模組 80A至 80C的位址。就像圖九B所示,即使位址序列是依照記憶 模組 80C、80A、80B至 80D的順序遞增,也能形成互斥的 位元模式 162A至 162D。另外,由於記憶模組 80C之記憶容 量等於記憶模組 80A、 80B記憶容量的總和,故圖九 A中記 憶模組 80C及記憶模組 80A、80B排序的順序也可相反,成 為圖九 C中的情形,讓位址序列依照記憶模組 80D、記憶 模组 80A、記憶模組 80B及記憶模組 80C的順序遞增。而圖 九 B中 記 憶 模 組 80A至 80C的 排 序 也 可 重 排 為 圖 九 D中 的 情 形, 使位址序列依照記憶模組 80A、80B、80C及 80D的順 序遞增。請注意圖九 A及圖九 D中的排序情形剛好相反,





五、發明說明 (35)

但由於各記憶模組間記憶容量總和相等之關係,圖九 D中的排序還是可以產生互斥的位元模式 164A至 164D。

不論是圖八 A、 B或是圖九 A至九 D中的情形,皆可使用圖六中顯示的控制電路 78來實現本發明的初步位址解碼。舉例來說,要在圖九 D的排序情形下實現初步位址解碼,可由圖六中的比較單元 112A至 112D比較給定位址 104是否分別符合圖九 D中的位元模式 164A至 164D,而圖六中的邏輯模組 100則由比較單元 112A至 112D的比較結果產生解碼結果。

總結本發明的排序原則,基本上是依循記憶模組之記憶容量由大到小的順序,依序指派漸增的位址。但若某些記憶模組 B的記憶容量總和等於另一(些)記憶模組 A的位址可連續排列於各記憶模組 B的記憶容量,則記憶模組 A的位址可連續排列於各記憶模組 B位址之前或之後,此外更可擴大說只要符合 "某個記憶模組之前面的記憶模組容量總和為該記憶模組的整數倍",此排列順序之互換是成立的。依照本發明的排序原則,就能使不同的記憶模組對應於互斥的位元模式,而能以位元模式比對的方式進行初步位址解碼。雖然前述的蜀五至圖九 D都是討論本發明如何以位元模式來判斷給定位址屬於哪一個記憶模組,但上述的討論也可般能與地屬於哪一個記憶模組,但上述的討論也可一般化,將記憶模組視為記憶單元組成的區段,而本發明之精神即可由各區段導出對應的位元模式(以及對應的遮





五、發明說明 (36)

罩、標準位址),以位元模式比對的方式來判斷一給定位址所屬的區段。舉例來說,只要將各記憶模組中的直列記憶陣列視為一區段,則本發明也可進一步用來判斷給定位址屬於哪一個直列記憶陣列。

在習知之位址解碼技術中,是將給定位址與各結尾 位址相減,以判斷出給定位址與結尾位址之間的大小關 係,並進一步判斷出給定位址屬於哪一個記憶模組(或 直列記憶陣列),以完成初步的位址解碼。但在將給定 位址於結尾位址相減而進行二進位之加運算時,由於各 位。之加運算必需等待前一位元的進位,故整個將給定 位址於結尾位址相減之運算只能針對兩位址中的每一位 元一個接著一個地一進行加運算,其所消耗的時間,也 就是各位元加運算所需時間之累計結果。故習知技術中 進 行 初 步 位 址 解 碼 所 需 消 耗 的 時 間 較 長 , 也 就 比 較 沒 有 效率。相較之下,本發明則是以位元模式比對的方式來 進行初步位址解碼;以本發明揭露之技術,可由不同的 記憶模組中推導出互斥的對應位元模式;只要給定位址 符合某一位元模式,就能判斷給定位址屬於該位元模式 對應的記憶模組。由於在位元模式比對時,可同時比對 位元模式中具有固定值之複數個位元是否與給定位址中 的對應位元相同,不論要比對幾個位元,其所需的時間 基本上就跟比對單一位元所需的時間相同。故本發明能 快速地進行初步位址解碼,以較高的效率比對出給定位





五、發明說明 (37)

址屬於哪一個記憶模組或是直列記憶陣列,並進而提升整個電腦系統對記憶資源存取的效率。



以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明專利之涵蓋範圍。



圖式簡單說明

圖式之簡單說明:

圖一為一典型電腦之功能方塊示意圖。

圖二為圖一中電腦對記憶裝置中各記憶單元位址指派之示意圖。

圖三為圖一中電腦以一習知方法進行初步位址解碼的功能方塊示意圖。

圖四為本發明中電腦之功能方塊示意圖。

圖五為本發明對圖四中各記憶單元進行位址指派之示意圖。

圖六為圖四中控制電路之功能方塊示意圖。

圖七為圖六中比較單元之功能方塊示意圖。

圖八A、八B為本發明於另一種記憶模組配置下以不同排序方式進行位址指派之示意圖。

圖九 A至九 D為本發明於第三種記憶模組配置下以不同排序方式進行位址指派之示意圖。

圖式之符號說明:

10.	6 0	電 腦	12 \ 62	中央處理器
14.	6 4	晶片組	16 66	記憶裝置
18.	68	顯示卡	20 - 70	顯 示 器
22.	72	週邊裝置	24 - 74	基本輸出入系統
26A	76A	北橋雷改	26B > 76B	南橋雷



圖式簡單說明

28、78 控制電路

30A - 30D 80A - 80D

記憶模組

32A - 32B \cdot 82A - 82B

直列記憶陣列

34、84 記憶單元

36A-36E、38A-38D、42A-42B、44A-44B、86A-86D、

88A-88C, 90A-90C, 92A-92C, 132A-132E, 136A-136F,

151A-151B、152A-152B、153A-153B、154A-154B 位址

46A-46D 結尾位址

48A-48B 減法模組

50、100 邏輯模組 51、101 存取模組

96A-96D · 134A-134D · 138A-138D · 161A-161D ·

162A-162D、163A-163D、164A-164D 位元模式

98A-98D 標準位址 99A-99D 遮罩

111 比較模組 112A-112D 比較單元

116 排序模組

118A-118H、122 及閘

120A-120H 反互斥或閘

CSp0-CSp7、CS0-CS7 控制訊號

HPA-HPD 指示訊號 119 解碼結果



1. 一種記憶體位址解碼的方法,以判斷一給定位址是否屬於該記憶體之複數個區段之一,每一區段設有複數個記憶單元,且所有記憶單元之不同對應位址為二進位排列方式,該方法包含有:

使具有記憶單元數量多的區段之對應位址,小於記憶單元數量少的區段之對應位址;

由該些對應位址,對每一區段分別取得一位元模組;以及

比較該給定位址的至少一比較位元與任一位元模組是否相符,並根據比較的結果,判斷該給定位址落於該些飞段之一。

- 2. 如申請專利範圍第1項之記憶體位址解碼方法,其中該些區段係為複數個記憶模組。
- 3. 如申請專利範圍第 1項之記憶體位址解碼方法,其中對每一區段分別取得一位元模組,係分別由每一區段內對應位址之全部相同位元,作為該些位元模組。
- 4. 如申請專利範圍第 1項之記憶體位址解碼方法,其中該些比較位元不符合任一區段之該位元模組,則表示該給定位址未落於該區段內,反之則表示該給定位址落於該區段內。



- 5. 如申請專利範圍第 1項之記憶體位址解碼方法,其中 具有記憶單元數量相同之區段可互換其順序。
- 6. 如申請專利範圍第 1項之記憶體位址解碼方法,其中每一區段中,依序將不同的記憶單元的對應位址以線性遞增或遞減方式,使一對應位址之值和前一對應位址之值相差一定值。
- 7. 如申請專利範圍第1項之記憶體位址解碼方法,其中其中各區段中記憶單元之數量為2之乘幂。
- 8. 一種記憶體位址解碼的方法,以判斷一給定位址是否屬於該記憶體之複數個區段之一,每一區段設有複數個記憶單元,且所有記憶單元之不同對應位址為二進位排列方式,該方法包含有:

進行該些區段之記憶單元數量大小排列,使記憶單元數量多的區段之對應位址,小於記憶單元少數量的區段之對應位址,若排列後至少一第一區段之記憶單元數量大小等於至少一第二區段之記憶單元數量大小時,則該第一區段與該第二區段之順序可進行互換;


由該些對應位址,對每一區段分別取得一位元模組;以及

比較該給定位址的至少一比較位元與任一位元模組是否相符,並根據比較的結果,判斷該給定位址落於該





些區段之一。



- 10. 如申請專利範圍第8項之記憶體位址解碼方法,其中對每一區段分別取得一位元模組,係分別由每一區段內對應位址之全部相同位元,作為該些位元模組。
- 11. 如申請專利範圍第8項之記憶體位址解碼方法,其中該 5 比較位元不符合任一區段之該位元模組,則表示該給定位址未落於該區段內,反之則表示該給定位址落於該區段內。
- 12. 如申請專利範圍第8項之記憶體位址解碼方法,其中每一區段中,依序將不同的記憶單元的對應位址以線性遞增或遞減方式,使一對應位址之值和前一對應位址之值相差一定值。
- 13. 如申請專利範圍第8項之記憶體位址解碼方法,其中其中各區段中記憶單元之數量為2之乘幂。
- 14. 一種記憶體位址解碼的控制電路,以判斷一給定位址是否落於該記憶體之複數個區段之一,每一區段設有



複數個記憶單元,且所有記憶單元之不同對應位址為二進位排列方式,該控制電路包含有:


- 一存取模組,接收該給定位址;
- 一排序模組,使記憶單元數量多的區段之對應位址,小於記憶單元少數量的區段之對應位址,若至少一第一區段之記憶單元數量大小等於至少一第二區段之記憶單元數量大小時,則該第一區段與該第二區段之順序可進行互換;以及
- 一比較模組,由該些對應位址,對每一區段分別取得一位元模組,與接收到該給定位址之至少一比較位元進了比較是否相符後,送出複數個比較信號。
- 15. 如申請專利範圍第 14項之記憶體位址解碼的控制電路,更包括一邏輯模組,接收該些比較信號,送出一解碼結果,以判斷該給定位址落於該些區段之一。
- 16. 如申請專利範圍第14項之記憶體位址解碼的控制電路,其中該些區段係為複數個記憶模組。
- 17. 如申請專利範圍第 14項之記憶體位址解碼的控制電路,其中比較模組中,每一區段分別取得一位元模組,係取該些區段內對應位址之全部相同位元,作為該些位元模組。




18. 如申請專利範圍第 14項之記憶體位址解碼的控制電路,其中該比較模組係由複數個比較單位構成,每一比較單位包括複數個第一級及閘、複數個 XOR閘與一第二級及閘構成,每一第一級及閘具有兩輸入端分別接收該些位元模組所產生之一遮罩位元與對應到該給定位址之一位元,每一該 XOR閘具有兩輸入端分別接收該些第一級及閘之一的輸出與該些位元模組所產生之一標準位址,該二級及閘之輸入端連接到該些 XOR閘輸出端,並送出該比較信號。




<u></u> 画




圖二







圖口








圖




圖八A




圖√B









圖九A




圖九B





圖九C





圖九D











申請案件名稱:以互斥位元模式比對進行之記憶體位址解碼方法及相關裝置

